

ELECTRONICS GUIDE | جزوهٔ آموزشی مهندسی الکترونیک

رابط‌های SPI و QSPI
روی میکروکنترلرهای سری CH32
با نمونهٔ عملی راه‌اندازی حافظهٔ فلش

از معرفی رابط سریال هم‌زمان SPI و قاب فرمان برنامه‌پذیر QSPI و حالت‌های کارکرد آن، تا قابلیت اجرای درجا (XIP)، مقایسهٔ کامل دو رابط و کد عملی مقداردهی، خواندن، نوشتن و پرس‌وجوی خودکار وضعیت فلش با DMA

در این جزوه، ترجمهٔ فارسی سند رسمی AN26001 (نسخهٔ ۱٫۰، منتشرهٔ شرکت WCH) را می‌خوانید: معرفی کامل رابط‌های SPI و QSPI، پنج مرحلهٔ قاب فرمان برنامه‌پذیر، حالت‌های غیرمستقیم، پرس‌وجوی خودکار و نگاشت حافظه، قابلیت اجرای درجا (XIP)، جدول مقایسهٔ دو رابط و نمونهٔ کامل خواندن، نوشتن و پرس‌وجوی وضعیت فلش همراه با کد واقعی و مسیر DMA.

میکروکنترلر CH32 · رابط سریال هم‌زمان SPI · رابط QSPI چهارخطی · قاب فرمان برنامه‌پذیر · حالت نگاشت حافظه و XIP · انتقال داده با DMA · انتخاب قطعه nCS · واژه‌نامهٔ فنی

ترجمهٔ فارسی AN26001 V1.0 · نسخهٔ ۱٫۰ — آبان ۱۴۰۵

فهرست مطالب — برای پرش به بخش موردنظر، روی ردیف آن کلیک کنید؛ شمارهٔ صفحه‌ها بر اساس صفحات فیزیکی PDF است.

فهرست مطالب

۱ توضیحات و دامنهٔ کاربرد ۳

۲ بخش ۱ | رابط‌های SPI و QSPI ۳

1.1 معرفی SPI ۳

1.1.1 قاب فرمان برنامه‌پذیر ۴

1.1.3 قابلیت XIP ۵

1.3 مقایسهٔ SPI و QSPI ۷

1.2 معرفی QSPI ۳

1.2.2 حالت‌های کارکرد ۴

1.2.4 دیاگرام بلوکی QSPI ۶

۳ بخش ۲ | نمونهٔ خواندن و نوشتن فلش با QSPI ۷

2.1 مقداردهی اولیهٔ QSPI ۷

2.3 نوشتن در فلش با QSPI ۹

2.2 خواندن فلش با QSPI ۸

2.4 پرس‌وجوی وضعیت ۱۰

۴ تاریخچهٔ نسخه‌ها و بیانیه ۱۲

۵ واژگان کلیدی (واژه‌نامهٔ فنی) ۱۲

فهرست شکل‌ها، جدول‌ها و کدها

شکل ۱-۱ دیاگرام بلوکی QSPI ۶

جدول ۱ دامنهٔ کاربرد سند ۳

جدول ۱-۱ پیکربندی مراحل قاب فرمان ۴

جدول ۱-۲ مقایسهٔ SPI و QSPI ۷

کد ۱ مقداردهی اولیهٔ QSPI ۸

کد ۲ خواندن فلش با QSPI در حالت تک‌خط ۸

کد ۳ خواندن معادل با SPI ۹

کد ۴ نوشتن در فلش با QSPI در حالت تک‌خط ۹

کد ۵ نوشتن معادل با SPI ۱۰

کد ۶ پرس‌وجوی وضعیت با SPI ۱۱

کد ۷ پرس‌وجوی خودکار وضعیت با QSPI ۱۱

چکیده —

رابط SPI (Serial Peripheral Interface) پروتکل سریال هم‌زمانِ چهارخطیِ معرفی‌شده از سوی MOTOROLA است که به‌طور گسترده برای اتصال نمایشگرهای LCD، حافظه‌های FLASH، مبدل‌های ADC و دیگر جانبی‌ها به کار می‌رود. جانبیِ SPI برای اجرای این پروتکل طراحی شده و با سرعت و انعطاف‌پذیری بالا شناخته می‌شود؛ جانبیِ QSPI اما یک جانبیِ تقویت‌شده است که برای سازگاری با اتصال حافظه‌های فلشِ پشتیبانِ حالت انتقال چهارخطی (Quad) — مانند Quad-SPI NOR Flash — ساخته شده است.

در این سند ابتدا ساختار و کارکرد دو رابط معرفی و با هم مقایسه می‌شوند و سپس با یک نمونهٔ عملی، خواندن، نوشتن و پرس‌وجوی وضعیت حافظهٔ فلش با QSPI و کد معادل SPI گام‌به‌گام بررسی می‌شود.

مقدمه

توضیحات و دامنهٔ کاربرد

رابط SPI (Serial Peripheral Interface) پروتکل سریال هم‌زمانِ چهارخطیِ معرفی‌شده از سوی MOTOROLA است که به‌طور گسترده برای اتصال نمایشگرهای LCD، حافظه‌های FLASH، مبدل‌های ADC و دیگر جانبی‌ها به کار می‌رود. جانبیِ SPI برای اجرای این پروتکل طراحی شده و با سرعت و انعطاف‌پذیری بالا شناخته می‌شود؛ جانبیِ QSPI اما یک جانبیِ تقویت‌شده است که برای سازگاری با اتصال حافظه‌های فلشِ پشتیبانِ حالت انتقال چهارخطی (Quad) — مانند Quad-SPI NOR Flash — ساخته شده است.

جدول ۱ دامنهٔ کاربرد سند

دامنهٔ کاربرد	سری
میکروکنترلرهای همگانی‌منظوره	CH32V205 · CH32H417 و دیگر تراشه‌های این خانواده

بخش ۱

رابط‌های SPI و QSPI

◆ ۱.۱ معرفی SPI

SPI یک پروتکل سریال هم‌زمانِ چهارخطی است و به پایه‌های MISO، MOSI، SCK و NSS نیاز دارد. ساعت (SCK) همیشه توسط میزبان تولید می‌شود و داده به‌صورت دودورکس کامل و هم‌لحظه روی MOSI/MISO ردوبدل می‌شود؛ جهت MISO/MOSI در حالت میزبان و دستگاه پیرو جابه‌جا است (در حالت میزبان، MOSI خروجی و MISO ورودی است و در دستگاه پیرو برعکس).

به‌طور کلی استفاده از جانبیِ SPI انعطاف‌پذیری بالایی دارد: کاربر می‌تواند طول کلمهٔ داده (۸ یا ۱۶ بیت)، ترتیب بیت‌ها (MSB یا LSB در پیش) و یکی از چهار حالت ساعت را انتخاب کند که برآیندِ قطبیت ساعت CPOL و فاز ساعت CPHA است. در مدیریت انتخاب قطعه نیز هم کنترل چند دستگاه پیرو به‌صورت انعطاف‌پذیر با کمک نرم‌افزار و GPIO پشتیبانی می‌شود و هم مدیریت خودکار NSS به‌صورت سخت‌افزاری در دسترس است.

همین انعطاف باعث می‌شود جانبیِ SPI نیازِ تقریباً همهٔ دستگاه‌های منطبق با پروتکل SPI را برآورده کند.

◆ ۱.۲ معرفی QSPI

QSPI (Quad-SPI) کنترل‌کننده‌ای است که هدف اصلی آن اتصال رسانه‌های حافظهٔ فلشِ SPI است؛ اما می‌تواند به دستگاه‌های سازگار با پروتکل آن، مانند PSRAM یا نمایشگرهای LCD نیز متصل شود. نسبت به جانبیِ SPI، انعطاف QSPI

کمتر است، ولی چون در انتقال به‌طور هم‌زمان از چند خط IO استفاده می‌کند، پهنای باند بالاتری به دست می‌دهد.

پایه‌های به‌کاررفته در QSPI عبارت‌اند از SCK، SCSN و SIO0/SIO1/SIO2/SIO3؛ چهار خط SIO0-SIO3 خطوط دادهٔ دوطرفهٔ چندگذره هستند، به‌صورت مستقل در حالت ۱، ۲ یا ۴ خطی گروه‌بندی می‌شوند و پایه‌هایی که در حالت ۴ خطی استفاده نمی‌شوند، برای سایر کاربردها آزاد می‌مانند.

◆ ۱.۲.۱ قاب فرمان برنامه‌پذیر

در ارتباط QSPI هر تعامل یک فرمان است که از حداکثر پنج مرحله تشکیل می‌شود؛ از هر مرحله می‌توان صرف‌نظر کرد، اما دست‌کم یک مرحله باید باقی بماند و تعداد خطوط (۱، ۲ یا ۴) هر مرحله مستقل پیکربندی می‌شود. توالی قاب به این شکل است:

nCS↓ | INSTRUCTION | ADDRESS | ALTERNATE BYTE | DUMMY CYCLES | DATA | nCS↑

مراحل قاب با فیلدهای رجیستر CCR متناظر هستند:

جدول ۱-۱ پیکربندی مراحل قاب فرمان

مرحله	فیلد متناظر	محتوای قابل پیکربندی
فرمان	INSTRUCTION · IMODE	کد عملیات ۸ بیتی (مانند 0x03 خواندن و 0x02 نوشتن صفحه)؛ خطوط ۱/۲/۴
آدرس	AR.ADDRESS · ADSIZE · ADMODE	آدرس ۱ تا ۴ بایتی؛ خطوط ۱/۲/۴ یا بدون مرحلهٔ آدرس
بایت جایگزین	ABR.ALTERNATE · ABSIZE · ABMODE	بایت کنترلیِ پس از آدرس (کم‌کاربرد)؛ خطوط ۱/۲/۴
چرخه‌های انتظار	DCYC	دوره‌های خالی SCK تا دستگاه داده را آماده کند
داده	DR/DLR · DMODE[1:0]	داده با طول دلخواه، ردوبدل‌شده از مسیر FIFO سی‌ودوبایتی؛ خطوط ۱/۲/۴ یا بدون مرحلهٔ داده

قرار دادن مقدار 00b در IMODE/ADMODE/ABMODE/DMODE به معنای صرف‌نظرکردن از مرحلهٔ متناظر است و DummyCycles = 0 مرحلهٔ چرخه‌های انتظار را حذف می‌کند. ساخت کامل قاب بر عهدهٔ سخت‌افزار است و نرم‌افزار تنها کافی است رجیسترهای سازنده‌های قاب را بنویسد و با مقداردهی آخرین مورد، فرمان را آغاز کند.

◆ ۱.۲.۲ حالت‌های کارکرد

در پیکربندی هر فرمان، QSPI چند حالت کارکرد مختلف را پیش روی کاربر می‌گذارد:

- **حالت غیرمستقیم** (کد ۰۰ نوشتن / ۰۱ خواندن): داده از مسیر رجیستر DR و میان‌گیر FIFO سی‌ودوبایتی، به‌صورت دستی یا با DMA جابه‌جا می‌شود و رجیستر DLR تعداد بایت‌ها را مشخص می‌کند. این حالت برای خواندن و نوشتن‌های پرتکرار مناسب است.

- **حالت پرس‌وجوی خودکار** (کد ۱۰): سخت‌افزار به‌طور دوره‌ای فرمان خواندن رجیستر وضعیت فلش را راه می‌اندازد، نتیجه را با ماسک PSMKR پالایش و با مقدار PSMAR تطبیق می‌دهد و در صورت برخورد، پرچم SMF را قرار می‌دهد و در صورت تمایل وقفه تولید می‌کند. در عمل، برای «انتظار برای پایان پاک‌سازی یا چرخهٔ نوشتن» به‌جای حلقهٔ نرم‌افزاریِ خواندن رجیستر وضعیت به کار می‌رود.
- **حالت نگاشت حافظه** (کد ۱۱): فلش در فضای آدرس CPU نگاشت می‌شود و مانند حافظهٔ داخلی مستقیم خوانده می‌شود (از جمله واکشی دستورها در XIP)؛ FIFO نقش میان‌گیر پیش‌واکشی را دارد و با فعال‌کردن TCEN می‌توان پس از بیکاری nCS را رها کرد و توان مصرفی را کاهش داد. این حالت فقط از خواندن پشتیبانی می‌کند.


۱.۲.۳ قابلیت XIP

QSPI با تنظیم فیلد CCR.FMODE = 11b حالت نگاشت حافظه را فعال می‌کند. در این حالتِ XIP، سخت‌افزارِ QSPI ناحیه‌ای از فضای آدرس گذرگاه را به خود اختصاص می‌دهد؛ به‌محض آنکه دسترسی گذرگاه داخلی به این ناحیه برخورد کند، QSPI به‌طور خودکار یک قاب خواندن از فلشِ SPI آغاز می‌کند و پایین‌کشیدن انتخاب قطعه، ارسال آدرس، چرخه‌های انتظار و خواندنِ به‌هنگامِ داده، همگی به‌صورت سخت‌افزاری و درون‌ساختِ همان قاب انجام می‌شود؛ نرم‌افزار لازم نیست رجیسترها را بایت‌به‌بایت بنویسد و کافی است این ناحیه را مانند حافظهٔ فقط‌خواندنی معمولی مستقیم بخواند. میان‌گیر FIFO سی‌ودوبایتی داخلی نقش پیش‌واکشی را دارد تا توان خواندن‌های پیوسته را جذب کند و می‌توان با تنظیم TCEN پس از وقفهٔ بیکاری، nCS را به‌طور خودکار بالا برد تا توان مصرفی کاهش یابد.

با این حال باید به چند نکته توجه کرد:

- **فقط خواندن:** در حالت XIP و نگاشت حافظه، فلش فقط به‌صورت ناحیهٔ فقط‌خواندنی مستقیم خوانده می‌شود؛ عملیات نوشتن و پاک‌سازی همچنان نیازمند بازگشت به حالت غیرمستقیم (FMODE = 00/01) است.
- **زمان‌بندی کاملاً سخت‌افزاری:** پس از یک‌بار پیکربندی CCR (فرمان/تعداد خطوط)، AR (آدرس)، DCYC (چرخه‌های انتظار) و آستانهٔ FIFO، همهٔ برخوردهای بعدی با همان قابِ ثابت به‌صورت خودکار اجرا می‌شوند.
- **پیش‌نیاز پیکربندی:** محدودهٔ ظرفیتی که DCR.FSIZE اعلام می‌کند باید آدرس‌های مورد دسترسی را پوشش دهد؛ در غیر این صورت برخورد با آدرس بیرون از محدوده، پرچم TEF را قرار می‌دهد.

۱.۲.۴ دیاگرام بلوکی QSPI



دوطرفه‌اند و هر مرحله از قاب فرمان می‌تواند ۱، ۲ یا ۴ خطی باشد SIO0-SIO3 خطوط

شکل ۱-۱ دیاگرام بلوکی QSPI

۱.۳ مقایسهٔ SPI و QSPI

جدول ۱-۲ مقایسهٔ SPI و QSPI

ویژگی	SPI	QSPI
پیکربندی میزبان و دستگاه پیرو	فرستنده‌وگیرندهٔ همه‌منظوره؛ هم میزبان و هم دستگاه پیرو	فقط میزبان؛ متمرکز بر رسانه‌های حافظهٔ فلش SPI
خطوط داده	جهتِ MISO/MOSI ثابت است	SIO0-SIO3 دوطرفهٔ چندگذره؛ قابل پیکربندی در ۱/۲/۴ خط
دودورکس کامل	پشتیبانی می‌شود	خیر؛ خواندن و نوشتن در زمان‌های جدا انجام می‌شود
ساختار قاب	به‌صورت دلخواه توسط کاربر تعریف می‌شود	پنج مرحلهٔ کاملاً برنامه‌پذیر (فرمان/آدرس/بایت جایگزین/چرخه انتظار/داده) با آدرس و چرخه انتظارِ درون‌ساخت
nCS	GPIO نرم‌افزاری یا NSS سخت‌افزاری؛ پشتیبانی از چند دستگاه پیرو	انتخاب قطعه سخت‌افزاری
حالت‌های ساعت	چهار حالت CPOL/CPHA	فقط حالت ۰ / حالت ۳ (CKMODE)؛ معادل حالت‌های ۰ و ۳ در SPI
انتظار وضعیت	حلقهٔ نرم‌افزاری و خواندن رجیستر وضعیت برای بررسی BUSY	پرس‌وجوی خودکار سخت‌افزاری؛ ماسک + تطبیق و گذاشتن پرچم SMF یا تولید وقفه
نگاشت حافظه	ندارد	پشتیبانی می‌شود؛ فلش در فضای آدرس نگاشت و مستقیم خوانده می‌شود / XIP
حداکثر توان خواندن	1 × SCK	تک‌خط مانند SPI؛ چهارخط SCK × 4 =
دو-فلش	ندارد	DFM با دو تراشهٔ موازی؛ دوبرابر شدن توان و ظرفیت
بار متداول	سنسورها، ADC/DAC، حافظه‌های کم‌ظرفیت	NOR/NAND پرظرفیت، حافظهٔ کد و XIP

بخش ۲

نمونهٔ خواندن و نوشتن فلش با QSPI

در این بخش نشان می‌دهیم چگونه می‌توان به‌جای SPI از QSPI برای کار با حافظهٔ فلش استفاده کرد.

۲.۱ مقداردهی اولیهٔ QSPI

در این گام جانبیِ QSPI پیکربندی و مقداردهی اولیه می‌شود: ضریب تقسیم ساعت روی ۲ تنظیم می‌شود، در حالت Mode3 سطح سکونِ SCK در بیکاری بالا قرار می‌گیرد، زمان نگه‌داشتن انتخاب قطعه دست‌کم ۸ دورهٔ SCK در نظر گرفته

می‌شود و اندازهٔ فلش روی ۲۲ تنظیم می‌شود (متناظر با ظرفیت 8MB = 2^23)؛ در ادامه فلشِ تکی FLASH1 انتخاب و حالت دو-فلش غیرفعال می‌شود و در پایان تابع مقداردهی فراخوانی و آستانهٔ FIFO روی ۴ بایت تنظیم می‌شود:

```
QSPI_InitStructure.QSPI_Prescaler = 1;            /* مقدار تقسیم = ارزش+1 : FSCK = FHCLK/2 */
QSPI_InitStructure.QSPI_CKMode    = QSPI_CKMode_Mode3; /* CKMODE=1 سطح سکون ؛ SCK در بیکاری
بالا */
QSPI_InitStructure.QSPI_CSHTime   = QSPI_CSHTime_7Cycle; /* سطح بالای nCS 8 =< میان فرمان‌ها
دورهٔ SCK */
/* 2 ظرفیت خارجی^(FSIZE+1)=2^23=8MB پرچم ← آدرس بیرون از محدوده ؛ TEF */
QSPI_InitStructure.QSPI_FSize     = 22;

QSPI_InitStructure.QSPI_FSelect  = QSPI_FSelect_1;    /* انتخاب فلش تکی FLASH1 */
QSPI_InitStructure.QSPI_DFlash   = QSPI_DFlash_Disable; /* DFM=0 بدون حالت دو-فلش ؛ */
QSPI_Init(QSPI1, &QSPI_InitStructure);
QSPI_SetFIFOThreshold(QSPI1, 4);  /* FTHRES : بایت‌های معتبر FIFO */
```

کد ۱ مقداردهی اولیهٔ QSPI

◆ ۲.۲ خواندن فلش با QSPI

کد زیر داده‌ها را با QSPI در حالت تک‌خط از فلش می‌خواند و اثر آن با خواندنِ SPI که در ادامه می‌آید یکسان است:

```
/* فرمان FastRead(0x0B) انتظار چرخهٔ 8 دورهٔ با (DCYC=8)
 * تا در نرخ‌های متوسط و بالا، به فلش فرصت پایدارشدن خروجی داده داده شود؛
 * 0 خواندن معمولی با x03 کاملاً یکسان نیست. */
QSPI_ComConfig_InitStructure.QSPI_ComConfig_IMode  = QSPI_ComConfig_IMode_1Line;
QSPI_ComConfig_InitStructure.QSPI_ComConfig_ADMode = QSPI_ComConfig_ADMode_1Line;
QSPI_ComConfig_InitStructure.QSPI_ComConfig_DMode  = QSPI_ComConfig_DMode_1Line;
QSPI_ComConfig_InitStructure.QSPI_ComConfig_FMode  = QSPI_ComConfig_FMode_Indirect_Read; /* حالت خواندن
غیرمستقیم */
QSPI_ComConfig_InitStructure.QSPI_ComConfig_ADSize = QSPI_ComConfig_ADSize_24bit; /* پهنای آدرس 24 بیت */
QSPI_ComConfig_InitStructure.QSPI_ComConfig_Ins    = FLASH_CMD_FastRead; /* 0x0B */
QSPI_ComConfig_InitStructure.QSPI_ComConfig_DummyCycles = 8; /* 8 = دوره‌های چرخهٔ انتظار */
QSPI_ComConfig_Init(QSPI1, &QSPI_ComConfig_InitStructure);
QSPI_SetAddress(QSPI1, addr);          /* ADDRESS : آدرس هدف 24 بیتی */
QSPI_SetDataLength(QSPI1, len);        /* DLR : تعداد بایت‌های در انتظار خواندن */
QSPI_Rx_DMA(data, len);                /* DMA انتقال ؛ len بایت از مسیر DR */
QSPI_DMACmd(QSPI1, ENABLE);            /* DMAEN */
QSPI_Start(QSPI1);
DMA_Cmd(DMA2_Channel1, ENABLE);

while (DMA_GetFlagStatus(DMA2, DMA_FLAG_TC1) == RESET) /* انتظار برای پایان انتقال DMA */
    ;
```

کد ۲ خواندن فلش با QSPI در حالت تک‌خط

پارامترهای ارتباطی QSPI به‌گونه‌ای پیکربندی می‌شود که فرمان، آدرس و داده همگی در حالت تک‌خط باشند؛ از فرمان خواندن سریع 0x0B با ۸ دورهٔ چرخهٔ انتظار برای پایدارشدن خروجی داده استفاده می‌شود. پس از فراخوانی تابع مقداردهی

پیکربندی ارتباط، آدرس هدف و طول دادهٔ در انتظار خواندن تنظیم و انتقال DMA آغاز می‌شود تا داده از رجیستر دادهٔ QSPI به حافظه منتقل شود؛ سپس قابلیت DMA در QSPI فعال، انتقال QSPI آغاز و هم‌زمان کانال DMA روشن می‌شود تا پرچم پایان انتقال DMA گذاشته شود. بدین ترتیب یک عملیات خواندن کامل می‌شود.

کد زیر با SPI اثر مشابهی دارد:

```
GPIO_WriteBit(GPIOA, GPIO_Pin_2, 0);  /* انتخاب دستگاه فلش و پایین‌کشیدن (nCS) ؛ آغاز ارتباط */
SPI1_ReadWriteByte(FLASH_CMD_FastRead);  /* ارسال فرمان خواندن سریع (0x0B) */
SPI1_ReadWriteByte((u8)((ReadAddr) >> 16));  /* ارسال 8 بیت بالای آدرس 24 بیتی */
SPI1_ReadWriteByte((u8)((ReadAddr) >> 8));   /* ارسال 8 بیت میانی آدرس 24 بیتی */
SPI1_ReadWriteByte((u8)ReadAddr);            /* ارسال 8 بیت پایین آدرس 24 بیتی */
SPI1_ReadWriteByte((u8)DUMMY_BYTE);          /* ارسال یک بایت انتظار (Dummy Byte) */

for (i = 0; i < size; i++)  /* خواندن داده در حلقه */
{
    pBuffer[i] = SPI1_ReadWriteByte(0XFF);  /* ارسال 0xFF (تولید ساعت SCK) و هم‌زمان خواندن یک بایت و ذخیره در میان‌گیر */
}

GPIO_WriteBit(GPIOA, GPIO_Pin_2, 1);  /* بالاکشیدن انتخاب قطعه ؛ پایان این ارتباط */
```

کد ۳ خواندن معادل با SPI

◆ ۲.۳ نوشتن در فلش با QSPI

کد زیر داده‌ها را با QSPI در حالت تک‌خط در فلش می‌نویسد و اثر آن با نوشتنِ SPI که در ادامه می‌آید یکسان است:

```
/* پیکربندی پارامترهای ارتباطی QSPI : فرمان، آدرس و داده همگی تک‌خط */
QSPI_ComConfig_InitStructure.QSPI_ComConfig_IMode  = QSPI_ComConfig_IMode_1Line;
QSPI_ComConfig_InitStructure.QSPI_ComConfig_ADMode = QSPI_ComConfig_ADMode_1Line;
QSPI_ComConfig_InitStructure.QSPI_ComConfig_DMode  = QSPI_ComConfig_DMode_1Line;
QSPI_ComConfig_InitStructure.QSPI_ComConfig_FMode = QSPI_ComConfig_FMode_Indirect_Write;  /* حالت نوشتن غیرمستقیم */
QSPI_ComConfig_InitStructure.QSPI_ComConfig_ADSize = QSPI_ComConfig_ADSize_24bit; /* پهنای آدرس 24 بیت */
QSPI_ComConfig_InitStructure.QSPI_ComConfig_Ins = FLASH_CMD_PageProgram; /* فرمان برنامه‌ریزی صفحه (0x02) */
QSPI_ComConfig_InitStructure.QSPI_ComConfig_DummyCycles = 0; /* بدون دورهٔ چرخهٔ انتظار */
QSPI_ComConfig_Init(QSPI1, &QSPI_ComConfig_InitStructure);

QSPI_SetAddress(QSPI1, addr);  /* تنظیم آدرس آغاز هدف 24 بیتی */
QSPI_SetDataLength(QSPI1, len); /* تنظیم طول دادهٔ در انتظار نوشتن */

QSPI_DMACmd(QSPI1, ENABLE);    /* فعال‌سازی قابلیت DMA در QSPI */
QSPI_Tx_DMA(data, len);        /* پیکربندی انتقال DMA برای ارسال len بایت داده از حافظه به رجیستر داده QSPI */
DMA_Cmd(DMA2_Channel1, ENABLE); /* فعال‌سازی کانال DMA و آغاز انتقال */

QSPI_Start(QSPI1);             /* آغاز ارتباط QSPI و ارسال فرمان + آدرس + داده */

while (DMA_GetFlagStatus(DMA2, DMA_FLAG_TC1) == RESET) /* انتظار برای پرچم پایان انتقال DMA */
```

```
{
}
```

کد ۴ نوشتن در فلش با QSPI در حالت تک‌خط

کد بالا QSPI را در حالت تک‌خط و حالت نوشتن غیرمستقیم پیکربندی می‌کند؛ از آدرس ۲۴ بیتی و فرمان برنامه‌ریزی صفحه (0x02) استفاده می‌شود و بایت جایگزین و دورهٔ چرخهٔ انتظاری وجود ندارد. پس از مقداردهی اولیه، آدرس هدف و طول داده تنظیم، قابلیت DMA در QSPI فعال و دادهٔ حافظه با DMA به رجیستر ارسال منتقل می‌شود؛ در ادامه انتقال QSPI آغاز می‌شود و در حلقه تا گذاشتن پرچم پایان انتقال DMA منتظر می‌مانیم تا از ارسال کامل داده مطمئن شویم.

کد زیر با SPI اثر مشابهی دارد:

```
GPIO_WriteBit(GPIOA, GPIO_Pin_2, 0);  /* پایین‌کشیدن انتخاب قطعه (nCS) */
SPI1_ReadWriteByte(FLASH_CMD_PageProgram); /* ارسال فرمان برنامه‌ریزی صفحه (0x02) */
SPI1_ReadWriteByte((u8)((WriteAddr) >> 16)); /* ارسال 8 بیت بالای آدرس هدف 24 بیتی */
SPI1_ReadWriteByte((u8)((WriteAddr) >> 8));  /* ارسال 8 بیت میانی آدرس هدف 24 بیتی */
SPI1_ReadWriteByte((u8)WriteAddr);           /* ارسال 8 بیت پایین آدرس هدف 24 بیتی */

for (i = 0; i < size; i++)  /* نوشتن داده در حلقه */
{
    SPI1_ReadWriteByte(pBuffer[i]);  /* ارسال بایت‌به‌بایت دادهٔ در انتظار نوشتن به فلش */
}

GPIO_WriteBit(GPIOA, GPIO_Pin_2, 1);  /* بالاکشیدن انتخاب قطعه ؛ پایان ارتباط و آغاز اجرای
برنامه‌ریزی درونی فلش */
```

کد ۵ نوشتن معادل با SPI

◆ ۲.۴ پرس‌وجوی وضعیت

در کار عملی با SPI، اغلب از پرس‌وجو برای بررسی وضعیت جانبی استفاده می‌شود؛ رایج‌ترین نمونه آن است که پس از پاک‌سازی یا نوشتنِ صفحه در فلش SPI، رجیستر وضعیت بارها خوانده شود تا مشخص شود انتظارِ مشغولیت (BUSY) به پایان رسیده است یا نه:

```
uint8_t sr = 0;  /* تعریف متغیر رجیستر وضعیت */
do
{
    Delay_Ms(1);  /* 1 تأخیرms */
    GPIO_WriteBit(GPIOA, GPIO_Pin_2, 0);  /* پایین‌کشیدن انتخاب قطعه */
    SPI1_ReadWriteByte(FLASH_CMD_ReadStatus_REG1);  /* 1 ارسال فرمان خواندن رجیستر وضعیت
(0x05) */
    sr = SPI1_ReadWriteByte(0Xff);  /* 0 برای تولید ساعت و همزمان خواندن رجیستر وضعیت ارسالxFF
1 */
    GPIO_WriteBit(GPIOA, GPIO_Pin_2, 1);  /* بالاکشیدن انتخاب قطعه */
} while ((sr & 0x01) == 0x01);  /* بررسی کم‌ارزش‌ترین بیت رجیستر وضعیت (BUSY) ؛ مقدار 1 یعنی فلش
مشغول است و حلقه ادامه می‌یابد */
```

کد ۶ پرس‌وجوی وضعیت با SPI

این شیوه در هر دور، CPU را درگیر می‌کند. حالت پرس‌وجوی خودکار (Auto-polling Mode) در QSPI دقیقاً برای همین طراحی شده است: نرم‌افزار تنها یک‌بار پیکربندی می‌کند که «کدام فرمان وضعیت خوانده شود، کدام بیت‌ها بررسی شوند و تطبیق با چه مقداری به معنای پایان کار باشد»؛ از آن پس سخت‌افزار QSPI با فاصلهٔ زمانی تنظیم‌شده به‌طور خودکار قاب خواندن را می‌فرستد، بیت‌ها را خودش می‌سنجد و در صورت برخورد پرچم SMF را می‌گذارد (با وقفهٔ اختیاری) و در کل این فرایند نیازی به مداخلهٔ مکرر CPU نیست:

```
/* خواندن SR1 (0x05 تکخط) 0 ماسک ؛x01 تنها بیت BUSY را می‌نگرد (PSMKR)
 * 0 مقدار مطلوب تطبیق وx00 یعنی پایان مشغولیت (PSMAR) با تطبیق همه‌بیتیِ PMM_AND ← برخورد ؛
پرچم SMF. */
QSPI_AutoPollingMode_Config(QSPI1, 0x0000, 0x01, QSPI_PMM_AND);
QSPI_AutoPollingModeStopCmd(QSPI1, ENABLE);      /* APMS : توقف به‌محض برخورد */
QSPI_AutoPollingMode_SetInterval(QSPI1, 2500);   /* فاصلهٔ پرس‌وجو */
QSPI_ComConfig_InitStructure.QSPI_ComConfig_Ins = FLASH_CMD_ReadStatus_REG1; /* 0x05 */
QSPI_ComConfig_InitStructure.QSPI_ComConfig_FMode = QSPI_ComConfig_FMode_Auto_Polling;
QSPI_Start(QSPI1);

while (QSPI_GetFlagStatus(QSPI1, QSPI_FLAG_SM) == RESET) /* انتظار برای تطابق وضعیت */
    ;
```

کد ۷ پرس‌وجوی خودکار وضعیت با QSPI

پیوست

تاریخچهٔ نسخه‌ها و بیانیه

جدول تاریخچه — تاریخچهٔ نسخه‌های سند اصلی AN26001

تاریخ	نسخه	شرح تغییرات
2026/07/08	V1.0	انتشار نسخهٔ اول

بیانیه

این راهنما صرفاً جهت مرجع ارائه شده است و نویسندهٔ سند اصلی می‌تواند بدون اطلاع قبلی و در هر زمان، تغییراتی در محتوای آن اعمال کند. ترجمهٔ فارسی این سند توسط تیم معمار الکترونیک صنعت تهیه شده است؛ برای اطمینان از به‌روزترین نسخه به https://wch.cn مراجعه کنید.

پیوست

واژگان کلیدی (واژه‌نامهٔ فنی)

اصطلاحات فنی سخت‌افزار مطابق سند اصلی به‌صورت انگلیسی حفظ شده‌اند. جدول زیر معادل‌ها و شرح کوتاه هر واژه را برای مرجع سریع جمع می‌کند.

جدول واژگان — واژگان کلیدی به‌کاررفته در این جزوه

واژه	یعنی چه؟
SPI	رابط جانبی سریال هم‌زمان چهارخطیِ معرفی‌شدهٔ MOTOROLA با خطوط MISO، MOSI، SCK و NSS؛ ساعت همیشه از میزبان تأمین می‌شود و داده به‌صورت دودورکس کامل ردوبدل می‌شود
QSPI	جانبیِ تقویت‌شدهٔ ویژهٔ اتصال حافظه‌های فلش SPI؛ با خطوط دوطرفهٔ SIO0-SIO3 و انتقال ۱، ۲ یا ۴ خطی، پهنای باند بالاتری می‌دهد
Command Frame	قاب فرمانِ هر تعامل QSPI با حداکثر پنج مرحله: فرمان، آدرس، بایت جایگزین، چرخه‌های انتظار و داده؛ هر مرحله قابل صرف‌نظر کردن است و تعداد خطوط آن مستقل پیکربندی می‌شود
CCR	رجیستر پیکربندی فرمان؛ فیلدهای INSTRUCTION، IMODE، ADSIZE، ADMODE، ABMODE، DMODE و FMODE ساختار قاب را تعیین می‌کنند
Indirect Mode	حالت غیرمستقیم (کد ۰۰ نوشتن / ۰۱ خواندن)؛ داده از مسیر رجیستر DR و میان‌گیر FIFO سی‌ودوبایتی به‌صورت دستی یا با DMA جابه‌جا می‌شود و DLR طول آن را تعیین می‌کند
Auto-polling Mode	حالت پرس‌وجوی خودکار (کد ۱۰)؛ سخت‌افزار به‌طور دوره‌ای فرمان خواندن وضعیت را می‌فرستد، با ماسک PSMKR و مقدار تطبیق PSMAR مقایسه می‌کند و برخورد، پرچم SMF (و اختیاری وقفه) را می‌گذارد

واژه	یعنی چه؟
Memory-mapped Mode	حالت نگاشت حافظه (کد ۱۱)؛ فلش در فضای آدرس CPU نگاشت می‌شود و مانند حافظهٔ داخلی مستقیم خوانده می‌شود؛ فقط خواندن است و FIFO نقش میان‌گیر پیش‌واکشی را دارد
XIP	اجرای درجا؛ خواندن مستقیم کد و داده از فلشِ نگاشت‌شده در فضای آدرس، بدون عملیات رجیستری؛ کل فرایند گروه‌بندی قاب به سخت‌افزار سپرده می‌شود
Dummy Cycles	چرخه‌های انتظار؛ دوره‌های خالی SCK پیش از فاز داده تا دستگاه فرصت آماده‌سازی خروجی پیدا کند؛ با فیلد DCYC تنظیم می‌شود و مقدار صفر یعنی صرف‌نظر از این مرحله
DR / DLR	رجیستر داده / رجیستر طول داده؛ در حالت غیرمستقیم، داده از این مسیر و با طول تعیین‌شدهٔ DLR جابه‌جا می‌شود
FTHRES	آستانهٔ FIFO؛ تعداد بایت‌های معتبر میان‌گیر FIFO سی‌ودوبایتی QSPI که در نمونهٔ این سند ۴ بایت تنظیم شده است
FSIZE (DCR)	اعلام ظرفیت فلش در رجیستر DCR؛ ظرفیت برابر 2^(FSIZE+1) است و آدرس‌دهی بیرون از این محدوده پرچم TEF را می‌گذارد
CKMODE	فیلد انتخاب حالت ساعت؛ QSPI فقط حالت‌های ۰ و ۳ (معادل CPOL/CPHA) را پشتیبانی می‌کند
DFM	حالت دو-فلشِ موازی؛ دو تراشهٔ فلش هم‌زمان با ظرفیت و توان انتقال دوبرابر؛ در نمونهٔ این سند غیرفعال است
SMF / TEF	پرچم تطابق وضعیت در پرس‌وجوی خودکار / پرچم خطای آستانهٔ زمان‌بندی به‌هنگام آدرس‌دهی بیرون از محدهٔ ظرفیت اعلام‌شده



معمار الکترونیک صنعت

MEMAR ELECTRONIC SANAT (MES)

در مورد مطالب این جزوه و ترجمه، بدیهی است که از نقطه‌نظرات و پیشنهادهای شما عزیزان در این راستا خوشحال می‌شویم. همچنین اشکالات، کم‌وکاستی‌ها و پرسش‌های خود را در این مورد با ما در میان بگذارید تا در نسخه‌های بعدی لحاظ شوند.

با تشکر، حسن معماری

ترجمهٔ فارسی سند AN26001 V1.0 · نسخهٔ ۱٫۰ — تاریخ ساخت: ۱۴۰۵/۰۸/۲۳

راه‌های ارتباط با ما

گیت‌هاب	https://github.com/MEMAR-ELECTRONIC-SANAT
کانال تلگرام	https://t.me/Memar_Electronic
پیج اینستاگرام	https://www.instagram.com/Memar.Electronic
ایمیل	Memari.h@gmail.com